Hauptinhalt
Topinformationen
Mitarbeiterverzeichnis
Rekonfigurierbare und parallele Rechnerarchitekturen
Prof. Dr.-Ing. Mario Porrmann
Yu Li, M. Sc.
Veranstaltungstyp: Vorlesung und Übung
TeilnehmerInnen:
Beschreibung:
Die Vorlesung befasst sich mit der Architektur und Anwendung rekonfigurierbarer und paralleler Rechnersysteme. Rekonfigurierbarkeit bezeichnet die Möglichkeit, Funktionsblöcke und deren Verschaltung zu verändern. Auf diese Weise können die zur Verfügung stehenden Ressourcen an sich ändernde Anforderungsprofile angepasst werden. Behandelt werden verschiedene Ansätze zur Rekonfiguration und die daraus resultierenden Architekturen – von feingranularen Architekturen auf der Basis feldprogrammierbarer Gate-Arrays (FPGAs) bis hin zu grobgranularen Architekturen, die es erlauben, komplexe Module, wie z. B. Arithmetikeinheiten, zu verschalten. Von besonderem Interesse sind dabei Verfahren, die eine dynamische, partielle Rekonfiguration ermöglichen. Dynamische Rekonfigurierbarkeit beschreibt die Möglichkeit, ein System während des Betriebs umzukonfigurieren. Partielle Rekonfiguration ermöglicht es darüber hinaus, ausgewählte Bereiche gezielt zu verändern während die anderen Schaltungsteile unverändert weiter arbeiten. Einen weiteren Schwerpunkt bilden massiv parallele Architekturen wie on-Chip Multiprozessoren und Grafikprozessoren.
Die in der Vorlesung aufgezeigten Methoden zum Einsatz und zur Programmierung der Architekturen werden im Rahmen der Übungen mit aktuellen Entwurfswerkzeugen praktisch umgesetzt. Dabei erlernen die Studierenden insbesondere den Einsatz von High-Level-Entwurfswerkzeugen, die Hardwarerealisierungen auf Basis von Spezifikationen in C/C++ und OpenCL ermöglichen. Von besonderem Interesse sind dabei die Vor- und Nachteile der verschiedenen Verfahren im Hinblick auf Entwurfszeit und Ressourceneffizienz der Hardwarerealisierungen.
Erstes Treffen:
Freitag, 08.11.2024 10:00 - 12:00, Ort: 50/E09
Ort: 50/E09: Fr. 10:00 - 12:00 (13x), (50/B03): Fr. 12:00 - 14:00 (13x)
Semester: WiSe 2024/25
Zeiten:Fr. 10:00 - 12:00 (wöchentlich) - Vorlesung, Fr. 12:00 - 14:00 (wöchentlich) - Übung
Leistungsnachweis:
Veranstaltungsnummer:
6.638
ECTS-Kreditpunkte:
6,00
Bereichseinordnung:
Veranstaltungen > Informatik > Master of Science in Informatik Veranstaltungen > Informatik > Vorlesungen Courses in English > Mathematics/Computer Science
Prof. Dr.-Ing. Mario Porrmann
Yu Li, M. Sc.
Veranstaltungstyp: Vorlesung und Übung
TeilnehmerInnen:
Beschreibung:
Die Vorlesung befasst sich mit der Architektur und Anwendung rekonfigurierbarer und paralleler Rechnersysteme. Rekonfigurierbarkeit bezeichnet die Möglichkeit, Funktionsblöcke und deren Verschaltung zu verändern. Auf diese Weise können die zur Verfügung stehenden Ressourcen an sich ändernde Anforderungsprofile angepasst werden. Behandelt werden verschiedene Ansätze zur Rekonfiguration und die daraus resultierenden Architekturen – von feingranularen Architekturen auf der Basis feldprogrammierbarer Gate-Arrays (FPGAs) bis hin zu grobgranularen Architekturen, die es erlauben, komplexe Module, wie z. B. Arithmetikeinheiten, zu verschalten. Von besonderem Interesse sind dabei Verfahren, die eine dynamische, partielle Rekonfiguration ermöglichen. Dynamische Rekonfigurierbarkeit beschreibt die Möglichkeit, ein System während des Betriebs umzukonfigurieren. Partielle Rekonfiguration ermöglicht es darüber hinaus, ausgewählte Bereiche gezielt zu verändern während die anderen Schaltungsteile unverändert weiter arbeiten. Einen weiteren Schwerpunkt bilden massiv parallele Architekturen wie on-Chip Multiprozessoren und Grafikprozessoren.
Die in der Vorlesung aufgezeigten Methoden zum Einsatz und zur Programmierung der Architekturen werden im Rahmen der Übungen mit aktuellen Entwurfswerkzeugen praktisch umgesetzt. Dabei erlernen die Studierenden insbesondere den Einsatz von High-Level-Entwurfswerkzeugen, die Hardwarerealisierungen auf Basis von Spezifikationen in C/C++ und OpenCL ermöglichen. Von besonderem Interesse sind dabei die Vor- und Nachteile der verschiedenen Verfahren im Hinblick auf Entwurfszeit und Ressourceneffizienz der Hardwarerealisierungen.
Erstes Treffen:
Freitag, 08.11.2024 10:00 - 12:00, Ort: 50/E09
Ort: 50/E09: Fr. 10:00 - 12:00 (13x), (50/B03): Fr. 12:00 - 14:00 (13x)
Semester: WiSe 2024/25
Zeiten:Fr. 10:00 - 12:00 (wöchentlich) - Vorlesung, Fr. 12:00 - 14:00 (wöchentlich) - Übung
Leistungsnachweis:
Veranstaltungsnummer:
6.638
ECTS-Kreditpunkte:
6,00
Bereichseinordnung:
Veranstaltungen > Informatik > Master of Science in Informatik Veranstaltungen > Informatik > Vorlesungen Courses in English > Mathematics/Computer Science